大家在查：筹谋 TEI 96.56 plastic resin 国际主义者 glass fiber reinforced howlet overcome tendency X3D RobertDudley

乘法器

na.【电子】multiplier; multiplying unit
网络Multiplier; multipliers; Product

乘法器

英-汉网络释义

乘法器

Multiplier

...3 4K4位乘模块的逻辑阵列 c卜engfaqi 乘法器(multiPlier)对以数字形式表示的两个或多个n位数求积的一种运算电路。

multipliers

乘法器（Multipliers）：乘法器是一种描述因改变所产生的二次影响的计算方法。例如，就业乘数为1.8，就是指在特定行业每雇 …

Product

matlab如何把向量转化成浮点形式_百度知道 ... Parallel RLC Branch RLC 并联支路 Product 乘法器 Scope 示波模块 ...

Binary multiplier

使用这些逻辑元件可以实现运算等功能。诸如加法器、乘法器（Binary multiplier）都是由基本的逻辑元件构成的。

multiplying unit

β乘法器,β... ... ) paired multiplier 乘二乘法器 ) multiplying unit 乘法器，乘法部件 ) β multiplierβ 乘法器 ...

MUL

再如可配置处理器的乘法器(MUL) 单元一般不会和乘累加器(MAC)单元一起出现，因为两者的功能是重叠的。在进行参数选择 …

MULT

乘法器 (MULT)：执行乘法并生成乘积的 CPU 部分。乘法器使用有符号或有符号 2scomplement 算术进行运算。

例句：

The preprocessor can extract clock information from NRZ data stream, which consists of a delay cell , a multiplier and a narrow-band filter .

预处理器主要有延迟单元、乘法器和窄带滤波电路构成，可以从 NRZ 数据中得到时钟信号。

A simple embodiment of the analog multiplier is shown in Figure 24 .

图 24 给出了一个简单的模拟乘法器电路。

Digital filter generally by registers, delay device, on time-multiplier adder and basic digital circuit implementation .

数位滤波器一般由寄存器、延时器、加法器和乘法器等基本数字电路实现。

Therefore , we use CORDIC algorithm to discretize filter coefficients , and won't need any multipliers in circuit implementation.

因此，我们使用 CORDIC 演算法配合最佳化设计使系数离散化，如此就不需要乘法器。

Coefficients of the multipliers are transformed into CSD forms and the multiplications are substitute by minimum shift-add operations .

把乘法器系数表示为 CSD 形式，将常系数乘法优化为最少的移位加操作。

By using quantization scheme , the use of multipliers can be substantially reduced and simplified to only adders .

透过量化的方法，乘法器的数量可以被大幅度减少成只使用加法器。

Analog Devices'offers the widest selection of multipliers and dividers .

ADI 公司提供种类最齐全的乘法器和除法器供您选择。

A new high regular structure of partial parallel multiplier for irreducible trinomial generated finite field is proposed .

提出了一类新的具有高度规则性的部分并行三项式有限域乘法器架构。

In addition , the circuit of FIR filters must have the multipliers and this makes the computation speed slow .

另外，一般有限脉冲响应滤波器的架构都会使用到乘法器，这使得执行速度会变慢。

The state machine generates the select signal that controls multiplexer 510 .

该状态机生成控制乘法器 510 的选择信号。

The described multiplier is based on the variable transconductance principle.

本文叙述一种可变跨导脉冲乘法器。

Circuit 515 transmits the select signal to a select input of multiplexer 510 .

电路 515 传输选择信号给乘法器 510 的选择输入端。

The multiplier multiply said results with 10 of hexadecimal to produce No. 1 variable .

乘法器将所述减法结果乘以十六进制数 ‘10 ’，产生第一临时变量；

Implementation Study of Partly Parallel Montgomery Modular Multiplier

部分并行的蒙哥马利模乘法器实现研究

The simulation study of integrated analog multiplier in communication application

集成模拟乘法器在通信中应用的仿真研究

Design of a 32-Bit Floating-Point Array Multiplier and a Comparison of Algorithms

32 位浮点阵列乘法器的设计及算法比较

An method for the compensation of the frequency dependent systematic error of time-division multipliers

时分割乘法器与频率有关的系统误差校准方法

乘法器

乘法器