时钟信号
- na.clock signal
- 网络CLK; CLOCK; CLOCK SIGNALS
时钟信号时钟信号
CLK
外部时钟信号（CLK）、复位信号 （RESET）用来控制整个系统所处状态和实现系统 复位 从外部引入的系统时钟信号（CLK…
CLOCK
时钟信号 (Clock)：时钟信号是提供给同步内存做讯号同步之用，同步记忆体的存取动作必需与时钟信号同步。 电子工程设计发 …
clock signal
专业英语-信息英语词汇(C) - 豆丁网 ... clock rate 时钟步率 clock signal 时钟信号 clock track 时钟脉冲道 ...
CLOCK SIGNALS
博文_Reason_新浪博客 ... 4.2 Object Bus Connections 对象… 4.1 Clock signals 时钟信号 3.4 Processing Order 处理顺序 ...
SCL
过程中提供串行时钟信号(SCL)，然后中止传输。每次总线上都可以有多于一个的主机－I2C软件协议使用仲裁和同步来防止冲 …
CLK clock
专业音频术语中英文对照 ... Clip 削波，限幅，接线柱 CLK clock 时钟信号 Close 关闭，停止 ...
Serial Clock
8.8.2 SPI/SSP基本原理 - 51CTO.COM ... （Serial Clock） 时钟信号，由主器件产生。 （Slave Select） 从器件使能信号，由 …
SCLK
系统时钟信号(SCLK) 在控制器内部通过双向IO单元逻辑输出到管脚，再连接到SDRAM器件，从SDRAM读出 的数据则在控制 …